ID bài viết: 000085107 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao avl_ready hủy xác nhận sau một yêu cầu đọc hoặc ghi?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi sử dụng bộ điều khiển tỷ lệ quý DDR3 UniPHY, bạn có thể nhận thấy tốc độ avl_ready thấp ngay lập tức theo yêu cầu đọc hoặc ghi. Điều này dẫn đến hiệu quả đọc và ghi kém của bộ điều khiển.

    Đã xảy ra sự cố với bộ điều khiển tỷ lệ phần tư mà nó hủy hủy avl_ready lệnh burst với kích thước burst lớn hơn một. Bộ điều khiển de-asserts avl_ready một chu kỳ ngăn cách hàng đợi Avalon lệnh của bạn.

    Độ phân giải

    Cách khắc phục là sử dụng kích thước burst của một để đạt được hiệu quả tối đa hoặc sử dụng kích thước burst lớn hơn, chẳng hạn như 32 hoặc 64, để giảm thiểu hiệu quả của chu kỳ kết xuất.

    Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus® II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 8 sản phẩm

    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® IV GT
    FPGA Stratix® IV GX
    FPGA Stratix® IV E
    FPGA Stratix® III

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.