Trình biên dịch IP cho PCI Express không thể chấp nhận tỷ lệ dữ liệu thế hệ thứ 2 trên một số thiết bị

Tự động đàm phán với tốc độ dữ liệu thế hệ thứ 2 có thể thất bại trong một số thiết bị. Khi xảy ra lỗi này, Trình biên dịch IP cho PCI Express không thể để chuyển sang tốc độ dữ liệu thế hệ thứ 2.

Tất cả trình biên dịch IP cho các biến thể PCI Express Gen 2 nhắm mục tiêu một Arria II GZ, Stratix IV GT hoặc Stratix IV GX.

Không có giải pháp nào tồn tại cho các biến thể với bộ thu phát được cấu hình để sử dụng ATX PLL. Bạn phải định cấu hình bộ thu phát để sử dụng PLL CMU.

Để cho phép lõi IP điều chỉnh tỷ lệ dữ liệu thế hệ thứ 2, tạo ra một cấu hình sử dụng CMU PLL. Trong các phiên bản 10.0 và 10.1, nhưng không ở trong phiên bản 11.0 hoặc 11.1, sau đó bạn phải làm theo các bước sau:

1. Sau khi bạn tạo trình biên dịch PCI Express biến thể và trước khi bạn biên dịch dự án, hãy thay đổi thư mục đến vị trí của phiên bản siêu chức năng của bộ thu phát. Danh bạ bao gồm < >_serdes.v hoặc < >_serdes.vhd, tùy thuộc vào HDL.
2. Tùy thuộc vào phiên bản siêu chức năng thu phát HDL, thực hiện theo một trong các bước sau:
3. Nếu phiên bản siêu chức năng thu phát của bạn được tạo ra trong Verilog HDL, gõ lệnh sau:

• Nếu phiên bản siêu chức năng thu phát của bạn được tạo ra trong VHDL, gõ lệnh sau:

Vấn đề này sẽ được khắc phục trong phiên bản Trình biên dịch IP trong tương lai cho PCI Express.