ID bài viết: 000085012 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/10/2011

Định tuyến trong Stratix V có thể bị lỗi do tắc nghẽn nếu Fitter đặt I/Os ở cùng một vị trí

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • I O
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Định tuyến có thể thất bại do tắc nghẽn nếu khác cục bộ tín hiệu chuyển tuyến được sử dụng để thanh ghi đầu vào đồng hồ và thanh ghi đầu ra I/Os được đặt (bởi Fitter hoặc theo bài tập vị trí người dùng) trong cùng một vị trí.

    Độ phân giải

    Quảng bá một trong những tín hiệu thất bại để sử dụng toàn cầu hoặc 4 ly mạng đồng hồ.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.