ID bài viết: 000084964 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/08/2012

Giao diện DDR2 sử dụng bộ điều khiển bộ nhớ mềm có thể không đóng thời gian khi nhắm Arria V hoặc Cyclone V

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Vấn đề này ảnh hưởng đến các sản phẩm DDR2 và LPDDR2.

Giao diện sử dụng bộ điều khiển bộ nhớ mềm có thể không đóng thời gian trên Arria V và Cyclone V.

Độ phân giải

Cách khắc phục sự cố này là sử dụng một bộ chỉnh khác Hạt giống.

Vấn đề này sẽ được khắc phục trong một phiên bản trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Arria® V và FPGA SoC
FPGA Cyclone® V và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.