ID bài viết: 000084951 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/09/2012

Những hạn chế SDC tương đương của TimeQuest cho thanh ghi chụp đọc bộ điều khiển kế thừa QDR II SRAM trong một Stratix II là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các hạn chế tương đương của TimeQuest SDC đối với ghi lại đọc của bộ điều khiển kế thừa QDRII SRAM trong thiết bị startix® II là:

set_max_delay -0.2 -từ * -đến resync*
set_min_delay -1,6 -từ * -đến resync*

Những hạn chế này trong Phân tích Thời gian tĩnh của phần mềm Quartus® II (TAN) là:

set_instance_assignment -name SETUP_RELATIONSHIP "– 0,2 ns" - từ * – đến resync*
set_instance_assignment -name HOLD_RELATIONSHIP "– 1,6 ns" - từ * – đến resync*

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® II

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.