ID bài viết: 000084879 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/06/2013

Thiết kế ví Arria II GX PCIe có tính đến vấn đề pll_locked lỗi không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Có thể, khi sử dụng tệp altpcie_serdes_rs.v cho thiết bị Arria® II GX, mã được thiết kế để giữ lại nét xác nhận tx_digitalreset tương tự như pll_locked_soft_logic có sẵn từ Arria II GX Errata. Không cần phải tính đến logic người dùng bổ sung để giải quyết vấn đề này.

Để biết thêm thông tin liên quan đến lỗi này, hãy tham khảo phần "Tín hiệu trạng thái PLL Lock (pll_locked) của Bảng điều khiển Arria II GX.

Arria II GX Errata Sheet (PDF)

 

Độ phân giải

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Arria® II GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.