ID bài viết: 000084855 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/09/2014

Tôi có thể bỏ qua một cách an toàn các cảnh báo quan trọng của DIV_CLK đối với fPLL khi được sử dụng ở tỷ lệ hộp số 66:40 trên bộ thu phát Stratix® V GX/GS/GT FPGA và Arria® V GZ FPGA không?

Môi Trường

  • Phần mềm Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Nếu bạn khởi tạo nhiều bản sao của cùng một phiên bản bộ thu phát bằng hộp số 66:40, phần mềm Quartus® II sẽ hợp nhất nhiều fPLLs thành một thực thể duy nhất nếu có thể. Khi điều này được thực hiện, phần mềm Quartus II sẽ báo cáo cảnh báo quan trọng này trên các fPLLs đã bị xóa khỏi thiết kế.

    Độ phân giải

    Có thể, bạn có thể bỏ qua một cách an toàn các cảnh báo quan trọng DIV_CLK được báo cáo cho fPLL được sử dụng trong tỷ lệ hộp số 66:40 trên bộ thu phát Stratix® V GX/GS/GT FPGA và Arria® V G FPGA Z.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.