ID bài viết: 000084823 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 30/09/2014

Lỗi:<altera_pll file="" name="" variation="">: Cấu hình được chỉ định khiến Bộ dao động được kiểm soát bằng điện áp (VCO) vượt quá giới hạn.</altera_pll>

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phần mềm Quartus® II phiên bản 12.1, bạn có thể thấy lỗi này trong Trình quản lý Altera_PLL MegaWizard ™ Plug-In Manager khi sử dụng tùy chọn Bật tham số đồng hồ đầu ra vật lý bằng cách thủ công đặt các giá trị bộ đếm M và N của bạn mặc dù tần số VCO phải nằm trong phạm vi hoạt động được hỗ trợ của thiết bị. Sự cố này xảy ra khi tạo Altera_PLL với giá trị bộ đếm M lớn hơn 255 và giá trị bộ đếm N là 1.

    Độ phân giải

    Nếu bạn yêu cầu giá trị bộ đếm M từ 256 trở lên và giá trị bộ đếm N là 1, bạn sẽ cần thực hiện các bước sau để triển khai cài đặt mong muốn cho Altera_PLL của mình:

    1. Nhập tất cả các tham số mong muốn của bạn Altera_PLL siêu chức năng với hai ngoại lệ sau:
      1. Nhập giá trị Tần số đồng hồ tham chiếu bằng gấp đôi giá trị của tần số đồng hồ tham chiếu thực tế của bạn.
      2. Nhập giá trị 2 cho Hệ số phân chia (Bộ đếm N).
        (Bằng cách sử dụng giá trị N của 2 và tần số đồng hồ tham chiếu gấp đôi tần số đồng hồ thực tế của bạn, Trình quản lý Trình cắm MegaWizard sẽ có thể tạo ra các cài đặt pháp lý cho Altera_PLL).
    2. Tạo tệp biến thể siêu chức năng bằng cách nhấp vào Hoàn thiện.
    3. Mở cổng _0002.v tệp được tạo bởi Trình quản lý Altera_PLL MegaWizard Plug-In Manager.  Tệp này nằm trong một thư mục con cho dự án của bạn trong Thư mục.  Thực hiện các sửa đổi cần thiết đối với các tham số sau:
      1. Xác định vị trí .reference_clock_frequency số này.  Giá trị sẽ gấp đôi tần số đồng hồ mong muốn của bạn.  Thay đổi giá trị để bằng tần số đồng hồ tham chiếu thực tế.
      2. Xác định vị .n_cnt_bypass_en số của bạn và thay đổi giá trị từ "false" thành "true".
    4. Lưu và đóng _0002.v.
    5. Nếu bạn sẽ thực hiện mô phỏng chức năng của siêu chức năng Altera_PLL, thực hiện các thay đổi tham số tương tự từ bước 3 trên trong tệp .vo , nằm trong thư mục _sim trong thư mục dự án của bạn.

    Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 16 sản phẩm

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    Acex® 1K
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.