ID bài viết: 000084806 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 28/06/2012

Lỗi hiệu chỉnh có thể xảy ra cho giao diện DDR2 và DDR3 trên Arria V, Cyclone V và Stratix V

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề này ảnh hưởng đến các sản phẩm DDR2 và DDR3.

    Một số tổ hợp nghiêng thiết bị và bo mạch nhất định có thể gặp phải lỗi hiệu chỉnh. Trong quá trình hiệu chỉnh không thành công, Gỡ lỗi EMIF Bộ công cụ có thể báo cáo các lỗi sau:

    Error: Read Calibration - No working DQSen phase found

    Lỗi này có thể chỉ ra rằng thông tin hiệu chỉnh đã bị lỗi để hoàn thành DQS cho phép hiệu chỉnh.

    Vấn đề này có thể xảy ra nhiều hơn với giao diện DDR3 hoạt động ở tần số 667 MHz hoặc cao hơn.

    Độ phân giải

    Giải pháp khắc phục sự cố này là tải xuống bản vá thiết bị có sẵn ở đây: http://www.altera.com/support/kdb/solutions/rd06202012_726.html.

    Vấn đề này sẽ được khắc phục trong một phiên bản trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Arria® V và FPGA SoC
    FPGA Cyclone® V và FPGA SoC
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.