ID bài viết: 000084805 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/05/2013

Các biến thể lõi IP CPRI được định cấu hình với chế độ Tất cả ánh xạ có thể không đạt được thời gian đóng

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Nếu biến thể lõi IP CPRI của bạn được định cấu hình với chế độ Ánh xạ được đặt thành Tất cả và dòng thiết bị đích và tốc độ dòng CPRI được đặt thành bất kỳ kết hợp nào sau đây, bạn có thể quan sát thấy vi phạm thời gian thiết lập trong khối CPRI Rx MAP và khối CPRI Tx MAP.

    Các vi phạm thời gian này đã được quan sát thấy trong các kết hợp sau đây giữa dòng thiết bị mục tiêu và tốc độ dòng CPRI:

    • Thiết bị Arria® V ở tốc độ dòng CPRI 4,9152 Gbps
    • Thiết bị Arria® V ở tốc độ dòng CPRI 6,144 Gbps
    • Thiết bị Stratix® V ở tốc độ dòng CPRI 9,8304 Gbps
    Độ phân giải

    Để tránh sự cố này, hãy định cấu hình lõi IP CPRI của bạn với chế độ ánh xạ giao diện MAP cụ thể mà thiết kế của bạn yêu cầu (Cơ bản, Nâng cao 1, Nâng cao 2 hoặc Nâng cao 3) thay vì cài đặt Tất cả .

    Tuy nhiên, hãy tham khảo Một số biến thể lõi IP CPRI được định cấu hình với Chế độ ánh xạ 1 nâng cao có thể không đạt được thời gian đóng.

    Sự cố này được khắc phục trong phiên bản 12.1 của chức năng CPRI MegaCore.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® V
    FPGA Arria® V và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.