ID bài viết: 000084797 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 03/01/2012

(vlog-2110) Tham chiếu bất hợp pháp vào mạng "<signal name="">"</signal>

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phần mềm Quartus® II, phần mềm mô phỏng ModelSim có thể gây ra lỗi này khi biên dịch mã SystemVerilog do Trình chỉnh sửa máy bang tạo ra. Mã do Trình chỉnh sửa máy của Bang tạo ra không tuân thủ thông số kỹ thuật của SystemVerilog. Tuy nhiên, xin lưu ý rằng bộ tổng hợp Quartus II không tạo ra lỗi cho mã này.

    Độ phân giải

    Để xử lý sự cố, hãy chỉnh sửa mã SystemVerilog do Trình chỉnh sửa máy bang tạo ra. Thay đổi khai báo của tín hiệu thành một loại thay đổi như reg.

    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.