ID bài viết: 000084788 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao Tín hiệu DQS khác biệt không hoạt động trong Thiết kế Stratix III của tôi?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Một lỗi trong IP phiên bản 7.2SP3 và trước đó dẫn đến việc thanh ghi Chế độ DQS vi phân không được đặt chính xác trong quá trình khởi tạo bộ nhớ DDR2.

Do đó bộ nhớ DDR2 chỉ sử dụng tín hiệu chế độ DQS kết thúc đơn, điều chỉnh hiệu Stratix® Thiết bị III được định cấu hình cho Chế độ vi phân.

Điều này sẽ làm giảm thời gian đọc và ghi.

DDR SDRAM KHÔNG bị ảnh hưởng vì chỉ hỗ trợ Kết thúc đơn.

DDR3 SDRAM KHÔNG bị ảnh hưởng, vì chỉ hỗ trợ chế độ Khác biệt.

Stratix II và các thiết bị cũ hơn không bị ảnh hưởng do không hỗ trợ chế độ DQS vi phân.

Lỗi này được sửa trong phiên bản 8.0 của Quartus® Phần mềm II và IP.

Người dùng phải nâng cấp và khôi phục Stratix IP DDR2 III của họ nếu bắt buộc có chế độ DQS vi phân.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® III

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.