ID bài viết: 000084696 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao bộ thu phát Stratix® IV GX/GT CDR, được cấu hình ở chế độ khóa tự động, giữ cho tín hiệu rx_freqlocked được hiển thị ở bất kỳ chế độ nào khác trừ chế độ PCIe?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Để giải thích lý do tại sao đơn vị Stratix® IV GX/GT CDR rx_freqlocked có thể giữ tín hiệu được hiển thị ở bất kỳ chế độ nào khác ngoại trừ chế độ PCIe, hãy tham khảo Bảng Stratix IV GX Errata (PDF) và Bảng Errata Stratix IV GT (PDF).

    Độ phân giải

    Một bản vá có sẵn để cung cấp giải pháp phần mềm cho phần mềm Quartus® II phiên bản 9.1 SP2 và 10.0 SP1. Tải xuống và cài đặt bản vá thích hợp từ các liên kết bên dưới. Giải pháp phần mềm để giải quyết vấn đề này được tích hợp đầy đủ vào các phiên bản phần mềm Quartus II muộn hơn 10.0 SP1, vì vậy không bắt buộc phải cài đặt bản vá.

    Lưu ý rằng các bản vá phần mềm không tương thích với một số bản vá trước đó được chỉ ra bên dưới. Nếu bạn đang sử dụng một trong các bản vá không tương thích này, hãy xem xét giải pháp thay thế liên quan đến trình tự đặt lại được minh họa trong Hình 1 và mô tả bên dưới hoặc gửi yêu cầu dịch vụ tại mysupport.altera.com nếu bạn yêu cầu bản vá tương thích.

     

     

    rx_signaldetect Nếu bộ thu phát được định cấu hình ở chế độ cơ bản và nó yêu cầu tín hiệu, chẳng hạn như đối với giao thức SATA hoặc SAS, bạn phải chạy lại trình chỉnh sửa tham số, hồi sinh chức năng IP và biên dịch lại thiết kế của mình. Bạn cũng có thể chạy các mục sau từ dòng lệnh để hồi sinh chức năng IP mà không cần thông qua trình chỉnh sửa tham số:

    qmegawiz -silent

    trong altgx_file là tên của tệp biến thể chức năng IP.

    Nếu bộ thu phát được định cấu hình ở bất kỳ chế độ nào khác trừ chế độ PCIe rx_signaldetect và tín hiệu không cần thiết, bạn có thể chạy lại bước tập hợp phần mềm Quartus II mà không cần thực hiện biên dịch đầy đủ.

    Giải pháp thay thế

    Thay thế cho các giải pháp phần mềm trên, bạn có thể áp dụng giải pháp trình tự đặt lại được mô tả bên dưới và minh họa trong dạng sóng trong Hình 1 để giải quyết vấn đề.

    Hình 1. Dạng sóng trình tự đặt lại

    1. Hiển thị tín rx_analogreset rx_digitalreset hiệu.
    2. Tín rx_freqlocked[0..n-1] hiệu sẽ giảm xuống, cho thấy rằng các bộ thu phát đang khóa vào đồng hồ tham chiếu (khóa để tham chiếu).
    3. Ksert tín rx_analogreset hiệu. Đảm bảo dữ liệu có mặt tại đầu vào của máy thu trước khi tắt tín rx_analogreset hiệu.
    4. Các rx_freqlocked[0..n-1] tín hiệu sẽ cao, cho thấy các bộ thu phát đang khóa dữ liệu.
    5. Khoảng 4 μs (tLTD_Auto) sau khi rx_freqlocked tín hiệu cuối cùng tăng cao, hủy bỏ tín rx_digitalreset hiệu.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® IV GT
    FPGA Stratix® IV GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.