ID bài viết: 000084695 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/12/2015

Khó khăn đóng thời gian có thể cho Giao diện QDR II trên Arria 10

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Giao diện QDR II trên Arria 10 có thể gặp khó khăn khi đạt được thời gian Đóng cửa. Vấn đề này rõ ràng nhất khi lõi-sang-perividry và perividry-to-core tiếp cận truyền 333 MHz, với PLL VCO dưới 600 MHz.

Độ phân giải

Giải pháp khắc phục sự cố này là thực hiện một trong các thao tác sau:

  • Hãy thử biên dịch với nhiều hạt giống.
  • Sử dụng giá trị PLL VCO lớn hơn 600 MHz.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Arria® 10 và FPGA SoC

1

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.