ID bài viết: 000084622 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/02/2019

Tại sao thanh ghi chức năng MSI-X lõi PCIe Hard IP bị lỗi khi tôi lập trình thiết bị, mặc dù chúng hoạt động chính xác trong mô phỏng sau khi biên dịch trong phần mềm Quartus II phiên bản 9.1 trở lên?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Đọc và viết từ các thanh ghi khả năng MSI-X cho lõi IP cứng Altera® PCIe® có thể không đáp ứng các giá trị mong đợi khi bạn tạo hợp nhất thiết bị với các tệp lập trình từ phần mềm Quartus® II phiên bản 9.1 trở lên.

     

    Hành vi này là do một vấn đề trong Quartus II Assembler. Một bản vá có sẵn để khắc phục vấn đề này trong phần mềm Quartus II phiên bản 9.1.

     

    Vui lòng tải xuống và cài đặt bản vá thích hợp từ danh sách dưới đây, sau đó chạy lại Tập hợp và lập trình lại thiết bị với các tệp lập trình mới:

    Vấn đề này cũng sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.