ID bài viết: 000084595 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/02/2013

Lỗi phân tích có thể xảy ra khi sử dụng NC-Sim để thực hiện mô phỏng chức năng VHDL sau phù hợp của các thiết kế nhắm Stratix V

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Nếu bạn sử dụng Cadence® NC-Sim để thực hiện mô phỏng chức năng VHDL sau phù hợp của một thiết kế nhắm mục tiêu đến thành viên của dòng Stratix V và sử dụng RAM, một lỗi liên quan có thể xảy ra nếu các tham số khai báo thành phần và kiến trúc các tham số không còn đặt hàng.

Độ phân giải

Sử dụng tùy -namemap_mixgen chọn với lệnh ncelab hướng dẫn NC-Sim để phù hợp với các tham số khai báo thành phần và các tham số kiến trúc dựa trên tên.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® V

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.