Sự cố quan trọng
Trong quá trình mô phỏng thiết kế VHDL do Qsys tạo ra, bao gồm Lõi bộ nhớ ngoài DDR2 hoặc DDR3 với ALTMEMPHY, phiên bản 64 bit của Mentor Graphics ModelSim SE 6.6d có thể xảy ra lỗi tương tự đến các mục sau:
#**Note: (vsim-3812) Design is being optimized...
#**Fatal: Unexpected signal: 11.
Sử dụng phiên bản 32-bit của Mentor Graphics ModelSim SE 6.6d
hoặc sử dụng -novopt
tùy chọn với vsim
lệnh.