ID bài viết: 000084504 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/02/2019

Tại sao bộ thu phát pll_locked hủy tín hiệu khi rx_analogreset được hiển thị trong quá trình mô phỏng các thiết bị Cyclone® IV GX?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bộ thu phát có pll_locked đặt tín hiệu khi rx_analogreset hiển thị trong quá trình mô phỏng các thiết bị Cyclone® IV GX do mô hình mô phỏng không chính xác.

Bộ thu phát rx_analogreset đặt lại tín hiệu MPLL không chính xác và khiến tín hiệu pll_locked deassert trong phần mềm Quartus® II phiên bản 9.1-SP2.

Các bản vá sau đây có sẵn để khắc phục vấn đề này:

Sự cố này đã được khắc phục Intel® Quartus® Prime Software v16.0.

Độ phân giải

Vấn đề này được khắc phục trong Phần mềm Quartus Prime 16.0.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Cyclone® IV GX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.