ID bài viết: 000084435 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 05/10/2015

Độ trễ của lõi Reed Solomon-II là gì?

Môi Trường

  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Độ trễ thông qua lõi RS-II trong chu kỳ đồng hồ có thể được tính theo công thức sau:

    L= N 6,5CHECK 8

    trong đó N số ký hiệu trên mỗi ô mã và KIỂM TRA số ký hiệu tương tự.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 25 sản phẩm

    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® IV GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Stratix® V GT
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGA Stratix® IV GX
    FPGA Arria® II GX
    FPGA Intel® Arria® 10 GX
    FPGA Arria® II GZ
    FPGA Stratix® IV GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Intel® Arria® 10 SX
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® IV E
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST
    FPGA Intel® MAX® 10

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.