ID bài viết: 000084389 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Các chân PLL_[T1,T2,B1,B2]_CLKOUT0p/n trên cột I/O cho các thiết bị Stratix IV có hỗ trợ LVDS thực sự không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có thể, PLL_ ghim[T1,T2,B1,B2]_CLKOUT0p/n trong môi Stratix® Thiết bị IV hỗ trợ LVDS thực sự trong các ngân hàng I/O cột.

Các chân I/O chung nằm trên các ngân hàng I/O cột hỗ trợ mô phỏng LVDS như đã nêu trong Các tính năng I/O trong Thiết bị Stratix IV (PDF).

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® IV GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.