ID bài viết: 000084353 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao đôi khi không thể tìm thấy các tham số tối ưu?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Quartus® II 10.0 SP1 đặt các tham số không chính xác cho mạch Cân bằng phản hồi quyết định (DFE) có thể ảnh hưởng một cách đáng kể đến BER liên kết. Bạn có thể cài đặt bản vá Quartus II 10.0 SP1 1.144 và biên dịch lại thiết kế của mình để giải quyết vấn đề này.  Bản vá này đặt các tham số DFE một cách chính xác trong quá trình biên dịch. Nếu thiết kế của bạn sử dụng tính năng DFE.

Tải về:

      Các sản phẩm liên quan

      Bài viết này áp dụng cho 2 sản phẩm

      FPGA Stratix® IV
      FPGA Stratix® IV GX

      Cần thêm trợ giúp?

      Liên hệ hỗ trợ

      Tuyên bố miễn trừ trách nhiệm

      1

      Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

      Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.