ID bài viết: 000084260 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 28/03/2014

Tại sao thiết kế điểm cuối PCI Express của tôi, sử dụng các ngắt kế thừa, gửi tin nhắn "Deassert_INTA" ngay sau tin nhắn Assert_INTA, khi tín hiệu Rxmirq_irq[n] vẫn hiển thị?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề khi triển khai lõi PCI Express® trong phần mềm Quartus® II, thông báo Deassert_INTA có thể được gửi đi ngay sau thông báo Assert_INTA, trong khi tín hiệu Rxmirq_irq[n] vẫn được hiển thị. Đây không phải là hoạt động nhằm mục đích của logic ngắt kế thừa. 

    Vấn đề này ảnh hưởng đến các thiết kế được thực hiện trong Qsys, bắt đầu với phần mềm Quartus II phiên bản 11.0.

    Để giải quyết vấn đề này:

    1.Tải       xuống tập tin sau:pciexp_dcram.v

    2.Sao       chép tệp này vào thư mục sau trong thư mục cài đặt Quartus II của bạn:  install_dir>/ip/altera/ip_compiler_for_pci_express/lib

    3.Hồi       sinh lõi PCI Express trong Qsys

    4.Hồi       sinh thiết kế Qsys

    5.Biên       dịch lại dự án của bạn

    Vấn đề này sẽ được khắc phục trong bản phát hành phần mềm Quartus II trong tương lai.

    Độ phân giải Vấn đề này đã được khắc phục trong bản phát hành phần mềm v11.1 và mới hơn

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 7 sản phẩm

    FPGA Cyclone® IV E
    FPGA Arria® II GZ
    FPGA Stratix® IV E
    FPGA Arria® II GX
    FPGA Cyclone® IV GX
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.