ID bài viết: 000084246 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 18/03/2013

Lỗi: Tham số PLL phân số 'mimic_fbclk_type' được đặt thành giá trị bất hợp pháp của 'không' trên tên > nút<

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn thể gặp phải lỗi này nếu tệp Quartus® II IP (qip) được tạo ra bởi siêu chức năng Altera_PLL không được tham chiếu trong quá trình biên dịch Quartus II. Tệp .qip này chứa bài tập đồng hồ phản hồi cần thiết và không có nó, bạn sẽ thấy lỗi này.

Độ phân giải

Thêm tệp .qip được tạo bởi siêu chức năng Altera_PLL vào dự án của bạn, bằng cách vào menu Dự án trong phần mềm Quartus II và chọn Thêm/Xóa tệp trong Project...

Các sản phẩm liên quan

Bài viết này áp dụng cho 15 sản phẩm

FPGA SoC Cyclone® V ST
FPGA Arria® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V E
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Arria® V GT
FPGA Stratix® V E
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE
FPGA Stratix® V GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.