ID bài viết: 000084214 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 12/09/2012

Làm thế nào để ngăn PCIe HIP nhập vào trạng thái tiêu thụ điện năng thấp L2?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong một số tình huống, các vấn đề có thể phát sinh khi PCIe HIP đi vào trạng thái công suất thấp L2.

    Một số vấn đề còn lại có thể bao gồm:
    -LTSSM bị mắc kẹt trong trạng thái công suất thấp L2
    -PCIe liệt kê các vấn đề sau khi nhập L2

    Độ phân giải

    Có hai phương pháp mà người dùng có thể sử dụng để giải quyết các sự cố khi PCI Express HIP đi vào trạng thái công suất thấp L2.


    Để ngăn PCI Express HIP đi vào trạng thái tiêu thụ điện năng thấp của L2.
    - Điều chỉnh pme_to_cr đến 1\'b0.

    Một cách khác để giải quyết vấn đề là triển khai logic người dùng sẽ đặt lại lõi PCIe khi LTSSM đi đến L2.idle.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Stratix® IV GX
    FPGA Arria® II GX
    FPGA Cyclone® IV GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.