ID bài viết: 000084183 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/11/2015

Nguyên tắc Kết nối chân Arria II: Các vấn đề đã biết

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

 Vấn đề 137246: Phiên bản 1.8

Nếu không sử dụng kết nối JTAG, bạn cần kết nối chân TDI với logic cao thông qua điện trở 1 k., kết nối TMS với logic cao thông qua điện trở 1-k., nối chân TRST sang GND và để TDO không kết nối.

Vấn đề 48993: Phiên bản 1.6

Nguyên tắc Kết nối cho VCCCB, VCCA_PLL, VCCA và VCCH_GXB, tất cả phải chỉ định dung lượng gợn sóng tối đa nên là /-5%, không phải /-5mV.

Độ phân giải

Giải quyết các vấn đề:

Vấn đề 48993: Phiên bản 1.5

Lưu ý 14 được sửa chữa trong phiên bản 1.6 để chỉ định dung sai /-5% thay vì dung lượng /-5mV không chính xác trước đó cho gợn sóng nguồn.

Vấn đề 10005634, Phiên bản 1.2

Lưu ý 12 không cung cấp tất cả các chi tiết để hiểu các giới hạn của mô-đun I/O khi sử dụng các tiêu chuẩn SSTL và HSTL I/O cho các thiết bị Arria® II GX.

Làm rõ đã được cập nhật cho lưu ý 12 ở các phiên bản lớn hơn 1.2.

Các sản phẩm liên quan

Bài viết này áp dụng cho 2 sản phẩm

FPGA Arria® II GX
FPGA Arria® II GZ

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.