ID bài viết: 000084129 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 12/02/2013

CẢNH BÁO: altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst_test_bench/av_ld_data_aligned_unfiltered x

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
    Mô phỏng
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi mô phỏng bộ điều khiển bộ nhớ dựa trên UniPHY, bạn có thể gặp phải cảnh báo trên. Cảnh báo này được gây ra bởi hai tệp đăng ký không hợp lệ được truy cập vô tình trong khi khởi động trình tự Nios trình tự trong bộ điều khiển bộ nhớ.

Độ phân giải

Để khắc phục cảnh báo này, hãy thực hiện các giải pháp sau:

1) Mở tệp altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst.v

2) Đối với hai phiên bản altsyncram, thêm dòng sau:

the_altsyncram.intended_device_family = "STRATIXIV"

Thay đổi intended_device_family sử dụng FPGA sử dụng (STRATIXIII, STRATIXIV, v.v.). Phiên bản giống như sau:

altsyncram the_altsyncram (

.address_a (wraddress),

.address_b (rdaddress),

.clock0 (đồng hồ),

.data_a (dữ liệu),

.q_b (ram_q),

.wren_a (wren) );

dải phân mảnh

the_altsyncram.address_reg_b = "CLOCK0",

the_altsyncram.intended_device_family = "STRATIXIV",

the_altsyncram.maximum_depth = 0,

the_altsyncram.num thái_a = 32,

the_altsyncram.num thái_b = 32,

the_altsyncram.operation_mode = "DUAL_PORT",

the_altsyncram.outdata_reg_b = "UNREGTHERNETED",

the_altsyncram.ram_block_type = "AUTO",

the_altsyncram.rdcont vòng_reg_b = "CLOCK0",

the_altsyncram.read_during_write_mode_mixed_ports = "DONT_CARE",

the_altsyncramthe_altsyncram.width_b = 32,

the_altsyncram.widthad_a = 5,

the_altsyncram.widthad_b = 5;

 

Vấn đề này đã được khắc phục Intel® Quartus® Prime phiên bản 12.1.1

Các sản phẩm liên quan

Bài viết này áp dụng cho 20 sản phẩm

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.