Làm cách nào để tạo VHDL cho RAM hai cổng thực được hỗ trợ byte để cho phép suy luận chính xác trong quá trình tổng hợp Quartus II và hành vi chính xác trong quá trình mô phỏng RTL?

Do có vấn đề trong phiên bản phần mềm Quartus® II 11.0 trở lên, mẫu VHDL RAM cổng kép hỗ trợ Byte không suy ra chính xác một siêu chức năng ram trong bộ tổng hợp Quartus II và không mô phỏng hành vi chính xác trong mô phỏng RTL.

Để giải quyết vấn đề này, thực hiện các thay đổi sau đây trong mẫu TRUE Dual Port RAM VHDL hỗ trợ Byte:

• Thay đổi tuyên bố từ ram signal thành shared variable.

• Thêm các dòng sau sau tuyên bố ram:

  attribute ramstyle : string;
attribute ramstyle of ram : variable is "no_rw_check";

• Thay đổi toán tử cho tất cả các bài tập từ ram sang :=.

Tải xuống phiên bản mẫu với các thay đổi cần thiết từ liên kết sau:

• byte_enabled_true_dual_port_ram.vhd

Mẫu TRUE Dual Port RAM VHDL được hỗ trợ byte dự kiến sẽ được sửa trong bản phát hành trong tương lai của phần mềm Quartus II.