ID bài viết: 000084102 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao dữ liệu đầu ra từ siêu năng lực Stratix® II DCFIFO của tôi hiển thị Xs trong mô phỏng thời gian?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Đã xảy ra sự cố trong netlist mô phỏng thời gian cổng do phần mềm Quartus® II phiên bản 5.0 tạo ra cho các công cụ mô phỏng của bên thứ ba. Sự cố này ngăn công cụ mô phỏng của bạn hiển thị các giá trị chính xác cho đầu ra của siêu chức năng DCFIFO.

Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 5.1.

Bạn cũng có thể liên hệ Altera hỗ trợ kỹ thuật cho bản vá số 1.29 cho phần mềm Quartus II phiên bản 5.0 SP1.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® II

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.