ID bài viết: 000084098 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 01/07/2013

Giao diện LPDDR2 trên Arria thiết bị SoC V có thể bị lỗi thời gian gửi sau

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề này ảnh hưởng đến các sản phẩm LPDDR2.

    Do các mô hình thời gian sơ bộ, giao diện LPDDR2 trên Arria Thiết bị SoC V có thể bị lỗi Thời gian gửi sau trong Báo cáo DDR.

    Độ phân giải

    Giải pháp cho vấn đề này là bỏ qua thời gian gửi thư Thất bại.

    Vấn đề này sẽ được khắc phục trong một phiên bản trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Arria® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.