ID bài viết: 000084025 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 15/04/2015

Làm cách nào để đặt đường biên và dòng hình ảnh hoạt động cho Đầu ra video đã ghi xung (CVO, CVO-II)? Có hướng dẫn nào về cài đặt tham số hợp lệ cho CVO không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Sử dụng các quy tắc sau đây để thiết lập các đường biên cho lõi IP đầu ra video đã ghi xung.
Độ phân giải

F đường biên tăng >= Dép dọc tăng đường biên

F tăng đường biên < trắng dọc đường biên tăng (Dọc đồng bộ dọc phía trước porch dọc phía sau porch)

F đường biên mép < hình ảnh hoạt động.

Các sản phẩm liên quan

Bài viết này áp dụng cho 31 sản phẩm

FPGA Arria® II GZ
FPGA Cyclone® IV GX
FPGA Cyclone® III
FPGA Arria® GX
FPGA Cyclone® II
FPGA SoC Cyclone® V ST
FPGA Arria® II GX
FPGA Stratix® II
FPGA Cyclone® IV E
FPGA Arria® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 SX
FPGA Intel® Arria® 10 GT
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® II GX
FPGA Stratix® V GT
FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.