Có vấn đề khi sử dụng IP cứng Stratix® V hoặc Arria V GZ cho lõi PCI Express® IP, trong đó liên kết không liên tục xuất hiện. Vấn đề này được nhìn thấy khi lõi được định cấu hình như lõi thế hệ 2 gốc. Vấn đề này được liên kết với Bộ điều khiển đặt lại cứng PCIe® (HRC).
Tái xác nhận PERST hoặc Local Reset không giúp đem liên kết lên. Lập trình lại trình điều FPGA cho phép đưa ra liên kết, nhưng điều này cũng không nhất trí.
Để giải quyết vấn đề này trong phần mềm Quartus II phiên bản 12.1 SP1, hãy sử dụng quy trình sau để thay đổi sang Bộ điều khiển đặt lại mềm (SRC):
Đối với quy trình MegaWizard™:
1) Chỉnh sửa tệp />>/tổng hợp/2) Tìm chuỗi, "hip_hard_reset_hwtcl"
3) Tập hợp tham hip_hard_reset_hwtcl = 0
4) Lưu biến thể.v
5) Đi đến bước 7
Đối với dòng chảy Qsys:
1) Sử dụng trình chỉnh sửa văn bản, chỉnh sửa tệp .qsys
2) Tìm kiếm chuỗi "force_src"
3) Đảm bảo các tham số sau được đặt như minh họa dưới đây:
4) Lưu các thay đổi vào tệp .qsys
5) Hồi quy hệ thống Qsys để áp dụng những thay đổi được thực hiện cho các tập tin thiết kế cơ bản
6) Đi đến bước 7
Các bước phổ biến:
7) Mở tệp /8) Tìm kiếm "cal_offset_mode"
9) Nếu các dòng sau khớp với các dòng trong tệp sv_xcvr_pipe_native.sv của bạn, thực hiện các thay đổi như trong Bước 10, nếu không hãy tiếp tục Bước 11
.cal_offset_mode ((protocol_version == "Thế hệ 2") ? "MODE_ACCUMULATION_MIDSWEEP" : "MODE_INDEPENDENT"),
.cal_oneshot((protocol_version == "Thế hệ 2") ? "ONESHOT_ON" : "ONESHOT_OFF"),
.rx_dprio_sel((protocol_version == "Thế hệ 2") ? "RX_CALIBRATION_SEL" : "RX_DPRIO_SEL"),
10)
.cal_offset_mode ("MODE_INDEPENDENT"),
.cal_oneshot ("ONESHOT_OFF"),
.rx_dprio_sel ("RX_DPRIO_SEL"),
11) Thiết kế biên dịch lại
12) Tìm kiếm tệp báo cáo bản đồ (ví dụ:.top.map.rpt) để biết hip_hard_reset_hwtcl và đảm bảo giá trị được đặt thành 0
Lưu ý rằng việc thực hiện các thay đổi đối với hệ thống Qsys hoặc lõi PCIe và tái tạo có thể hoàn tác một số hoặc tất cả các thay đổi.
Vấn đề này đã được khắc phục trong v13.1 của phần mềm Quartus II.