Mô tả
Bạn có thể nhận được thông báo lỗi sau đây khi bạn sử dụng khối trình biên dịch tín hiệu để biên dịch thiết kế FFT Intel® FPGA IP với Intel® MAX® 10 thiết bị trong phần mềm DSP Builder for Intel FPGAs hành:
LỖI: Chuyển nhượng bất hợp pháp: enable_eram_preload. Xác định tên chuyển nhượng hợp pháp.
Độ phân giải
Để giải quyết vấn đề này, hãy làm theo các bước sau:
- Mở tab \'Advanced\' của Trình biên dịch tín hiệu.
- Nhấp vào \'Analyze\'. Giai đoạn này phân tích DSP Builder for Intel FPGAs thiết kế Standard Blockset và tạo ra dự án Quartus® II. Vui lòng bỏ qua lỗi được báo cáo ở giai đoạn này.
- Chỉnh sửa tệp .qsf nằm ở _dspbuilder thư mục đã được tạo ở cùng cấp độ chứa tệp model.
- Thay MAX từ 10 FPGA thành MAX 10.
- Thêm set_global_assignment -name của INTERNAL_FLASH_UPDATE_MODE "SINGLE COMP IMAGE WITH ERAM".
- Quay trở lại Trình biên dịch tín hiệu và chạy các bước \'Synthesis\' và \'Fitter\' để hoàn thành quá trình biên dịch phần mềm Quartus®.
Sự cố này được khắc phục trong phần mềm Quartus II v15.0.