Mô tả
Do một vấn đề đã biết trong phần mềm Quartus® II phiên bản 14.1, tệp VHDL do trình chỉnh sửa tham số tạo ra cho Soft LVDS RX Intel FPGA IP với thiết bị Intel® MAX® 10 sẽ không chính xác. Cổng rx_in trong tệp VHDL được tạo trong thư mục dự án và mô phỏng không khớp nhau.
Cổng rx_in cho tệp tổng hợp sử dụng loại std_logic nhưng trong tập tin mô phỏng, nó là std_logic_vector(0 xuống còn 0), khiến mô phỏng tạo ra lỗi tương tự như bên dưới.
Tải work.mylvds_rx(rtl)
# ** Không thể: (vsim-3807) Các loại không phù hợp giữa thành phần và thực thể đối với cổng "rx_in".
Độ phân giải
Thay cổng rx_in mềm từ std_logic sang std_logic_vector(0 xuống đến 0) trong tệp .//.vhd
Sự cố này được khắc phục trong phần mềm Quartus II phiên bản 15.0.