ID bài viết: 000083848 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/06/2014

Những cài đặt tốc độ thu phát nào được cho phép trong phần mềm Quartus II cho Stratix V GX và Arria V GZ?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các cài đặt tốc độ thu phát sau đây được cho phép trong phần mềm Quartus® II cho Stratix® V GX và Arria® V GZ.

Giao thức/Tốc độ dữ liệu Cài đặt Quartus II được cho phép Cài đặt IBIS-AMI

PCI Express Gen3, Gen2, CEI

4*_30ps
PCI Express Gen1, XAUI3*_50ps
Gigabit Ethernet1*_160ps
=1, 2, 3*_160ps, *_90ps, *_50ps
1Gbps - 3Gbps2, 3*_90ps, *_50ps
>3Gbps - 6Gbps3, 4*_50ps, *_30ps
>6Gbps4, 5*_30ps, *_15ps

Gán tốc độ nghiêng không hợp lệ sẽ dẫn đến thông báo lỗi tương tự như thông báo bên dưới.

Lỗi (15001): Gán XCVR_TX_SLEW_RATE_CTRL giá trị "4" xung đột với các giá trị hợp lệ của tham số "pm_tx_slew_rate_ctrl"

  • Khai báo giao thức lấy ưu tiên trên tốc độ dữ liệu. Ví dụ: XAUI có tốc độ dữ liệu mỗi luồng là 3,125 Gbps, nhưng chỉ được phép cài đặt "3". Không được phép cài đặt "4" cho XAUI.
  • Đối với các giao thức không được liệt kê trong bảng, bạn nên sử dụng các cài đặt nghiêng liên kết với tốc độ dữ liệu của mình.
  • Con số tỷ lệ nghiêng IBIS-AMI được định nghĩa là máy phát xấp xỉ 20% - thời gian tăng 80%. Con số "ps" không nên được coi là định lượng và chỉ là nhãn xấp xỉ.
  • Các mô hình IBIS-AMI sẽ cho phép bạn mô phỏng bất kỳ cài đặt tốc độ nghiêng nào cho bất kỳ tốc độ dữ liệu hoặc giao thức nào.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.