ID bài viết: 000083765 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 28/08/2012

Tại sao tôi thấy tín hiệu đầu ra Cyclone III Cyclone IV LVDS_E_3R của tôi bị đảo ngược?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phiên bản phần mềm Quartus® II 10.1 SP1 và cũ hơn, bạn có thể thấy tín hiệu đầu ra LVDS_E_3R ngược trong các thiết bị Cyclone® III hoặc Cyclone IV. Điều này có thể xảy ra nếu việc đẩy cổng NOT được thực hiện trên thanh ghi đầu ra và thanh ghi đầu ra được đặt trong phần tử I/O. Đẩy không cổng xảy ra khi một thanh ghi có giá trị cao ban đầu, bao gồm khi quá trình tổng hợp Quartus II thực hiện một preset không đồng bộ bằng cách sử dụng thiết lập lại không đồng bộ.

    Độ phân giải

    Để giải quyết vấn đề này, hãy thực hiện một trong các thao tác sau:

    • Ngăn chặn thanh ghi được đặt trong phần tử I/O bằng cách sử dụng bài FAST_OUTPUT_REGISTER tập như sau:
    • set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to
    • Hoặc, ngăn chặn việc thực hiện ĐẨY NOT-gate bằng cách loại bỏ giá trị cao ban đầu cho thanh ghi đầu ra, chẳng hạn như bằng cách loại bỏ cài đặt trước không đồng bộ.

    Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus II phiên bản 11.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Cyclone® III
    FPGA Cyclone® III LS
    FPGA Cyclone® IV E
    FPGA Cyclone® IV GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.