ID bài viết: 000083760 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 25/12/2015

Tại sao dữ liệu đầu ra được lưu trên cạnh sai của đồng hồ?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả Do có vấn đề trong phần mềm Quartus® II phiên bản 15.0 trở lên, bạn có thể thấy thanh ghi đầu ra IO được đồng hồ trên cạnh không chính xác.
    Điều này xảy ra trong các Stratix® V trong đó thanh ghi đầu ra IO và đầu ra IO cho phép thanh ghi được sử dụng và cả hai đều được gia tốc trên cạnh tiêu cực của đồng hồ. Bạn sẽ thấy dữ liệu đang được kết xuất không chính xác trên đường biên ngày càng tăng.
    Độ phân giải

    Để giải quyết vấn đề này, sử dụng thanh ghi lõi cho thanh ghi đầu ra và đầu ra cho phép thanh ghi hoặc xung thanh ghi trên cạnh tăng của đồng hồ đảo ngược.

    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Quartus Prime.


    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V E
    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.