ID bài viết: 000083675 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/11/2011

Liên kết bộ điều khiển không khả dụng trong Giao diện Bộ nhớ cứng

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Tính năng liên kết bộ điều khiển cho giao diện bộ nhớ cứng cho Arria V và Cyclone V không khả dụng ở phiên bản 11.1.

    Vấn đề này ảnh hưởng đến các giao thức DDR2 và DDR3 nhắm mục tiêu giao diện bộ nhớ trên Arria V và Cyclone V. Vấn đề này sẽ được sửa trong phiên bản tương lai của Bộ điều khiển DDR2 và DDR3 SDRAM với UniPHY.

    Độ phân giải

    Không có giải pháp khắc phục sự cố này.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Arria® V và FPGA SoC
    FPGA Cyclone® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.