ID bài viết: 000083589 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/11/2011

Trình biên dịch IP cho PCI Express Có thể Vượt quá Độ trễ ACK Tối đa Khi Bật ASPM L0 trong Stratix IV

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Độ trễ ACK là độ trễ tối đa từ nhận yêu cầu đến truyền dẫn thừa nhận. Khi BẬT ASPM L0s, ACK độ trễ có thể vượt quá giới hạn thông số kỹ thuật PCI Express. Vi phạm này có thể xảy ra khi các gói liên kết dữ liệu thừa nhận cạnh tranh với Các gói lớp giao dịch TX để truy cập liên kết trong thời gian cao Sử dụng liên kết TX. Nếu ASPM L0s được bật và đối tác liên kết cần có số lượng FTS cao, độ trễ ACK có thể đủ cao để kích hoạt truyền lại các gói lớp giao dịch TX.

    Vấn đề này ảnh hưởng đến Trình biên dịch IP cho việc triển khai PCI Express với ASPM L0s được kích hoạt nhắm mục tiêu Stratix IV.

    Độ phân giải

    Để tránh vấn đề này, hãy tắt ASPM L0s trong hệ thống của bạn.

    Vấn đề này sẽ không được khắc phục trong phiên bản IP trong tương lai Trình biên dịch cho PCI Express.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.