ID bài viết: 000083575 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 19/05/2015

Tại sao các chân được báo cáo là bị kẹt ở mức 1 khi tôi thực hiện Kiểm tra quét biên trên thiết bị SOC?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi thực hiện Kiểm tra quét biên trên Hệ thống xử lý cứng (HPS) SOC Cyclone® V và SOC Arria® V, HPS phải được giữ ở trạng thái đặt lại.

Độ phân giải

Yêu cầu này dự kiến sẽ được đưa vào bắt đầu từ bản phát hành 15.1 của Sổ tay SOC Cyclone® V và SOC Arria® V.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.