ID bài viết: 000083573 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 14/11/2013

Cảnh báo (307026): Chân DDR3-SDRAM mem_dqs_to_and_from_the_uniphy_ddr3_0[0] phải được cho ăn bởi một OUTPUT_PHASE_ALIGNMENT WYSIWYG với sự chuyển đổi pha 90, 72, 108, mức độ

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy cảnh báo quan trọng này khi chạy tổng hợp đầy đủ bộ điều khiển dựa trên DDR3 UniPHY với thiết bị Stratix® III.

Độ phân giải Cài đặt pha cho khối căn chỉnh pha đầu ra luôn được hiệu chỉnh động. Vì vậy, cảnh báo này có thể được bỏ qua một cách an toàn.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® III

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.