ID bài viết: 000083562 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tôi có nên sử dụng tùy chọn "Tạo độ rộng bus dữ liệu power-of-2 cho Qsys hoặc SOPC Builder" trong Bộ điều khiển DDR2 hoặc DDR3 SDRAM với UniPHY?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Nếu bạn đang sử dụng Bộ điều khiển DDR2 hoặc DDR3 SDRAM với UniPHY, hãy chọn tùy chọn này nếu chiều rộng của bus dữ liệu SDRAM là sức mạnh của 2 hoặc nếu chiều rộng dữ liệu không phải là sức mạnh của 2 và bạn không có ý định sử dụng bus dữ liệu đầy đủ.

Chọn tùy chọn này làm tròn chiều rộng của bus dữ liệu. Ví dụ: nếu bạn chọn độ rộng dữ liệu 72 bit và bộ điều khiển được đặt thành tốc độ nửa tốc độ, độ rộng dữ liệu Avalon-MM sẽ được cắt ngắn xuống 256. Điều này sẽ ngăn bạn sử dụng 32 bit dữ liệu hàng đầu.

Nếu bạn muốn sử dụng chiều rộng đầy đủ của bộ nhớ, không kiểm tra tính năng Tạo độ rộng bus dữ liệu power-of-2 cho tùy chọn Qsys hoặc SOPC Builder.

Các sản phẩm liên quan

Bài viết này áp dụng cho 11 sản phẩm

FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Arria® V GX
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Stratix® III
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.