Tín hiệu areset là đầu vào đặt lại/đồng bộ hóa cho mỗi PLL. Các tín hiệu areset nên được hiển thị mỗi khi PLL mất khóa đảm bảo mối quan hệ pha chính xác giữa đồng hồ đầu ra PLL. Người dùng nên bao gồm tín hiệu areset trong thiết kế nếu có bất kỳ điều nào sau đây điều kiện là đúng:
- Cấu hình lại PLL hoặc chuyển đổi đồng hồ cho phép trong thiết kế
- Cần duy trì mối quan hệ pha giữa đồng hồ đầu ra sau khi mất điều kiện khóa