ID bài viết: 000083540 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi mất khóa PLL trong hoặc sau khi thực hiện cấu hình lại PLL trong Stratix thiết bị Stratix GX của tôi?

Môi Trường

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả Nếu bạn nhận thấy rằng PLL đang mất khóa trong hoặc sau khi cấu hình lại PLL, một trong những lý do có thể là các cài đặt bộ đếm M, N đã thay đổi trong quá trình cấu hình lại. Nếu bạn thay đổi cài đặt bộ đếm M, N hoặc cài đặt độ trễ trong chế độ người dùng, thì PLL sẽ mất khóa. Dưới đây là một ví dụ:

    Giả định tần số đồng hồ đầu vào của bạn = 350 MHz và tần số đồng hồ đầu ra của bạn = 350MHz

    Vì vậy, phần mềm Quartus II có thể chọn M=1, N=1 và K=1 để có được tổ hợp tần số trên.

    Giả sử, bạn muốn thay đổi tần số đồng hồ đầu ra sang 700MHz và do đó thay đổi bộ đếm PLL thành M=2, N=1 và K=1 để có được tần số đồng hồ đầu ra là 700MHz. Kể từ khi bạn thay đổi giá trị bộ đếm M, để có được tần số đầu ra mong muốn và vì bộ đếm M là một phần của vòng lặp phản hồi, PLL sẽ mất khóa.

    Ngoài ra, các nhà thiết kế có thể tham khảo báo cáo biên dịch Quartus II - phần Tóm tắt PLL để xem chính xác những giá trị mà phần mềm Quartus II chọn cho M,N để các cài đặt này không bị thay đổi do nhầm lẫn trong quá trình định cấu hình lại PLL.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix®

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.