Mạch dịch pha DQS sử dụng DLL để điều khiển động độ trễ xung nhịp theo yêu cầu của các chân DQS / CQ / CQn / QK #.
Đổi lại, DLL sử dụng tham chiếu tần số để tự động tạo tín hiệu điều khiển cho các chuỗi trễ trong mỗi chân DQS / CQ / CQn / QK #, cho phép nó bù cho các biến thể quá trình, điện áp và nhiệt độ (PVT).
Mạch dịch pha DQS vẫn có thể được sử dụng để đảm bảo dịch pha hiệu quả cho các giao diện bộ nhớ chạy dưới tần số đầu vào DLL tối thiểu 200MHz.
Hãy làm theo các nguyên tắc sau:
1) Đối với tần số giao diện giữa 100MHz - 199MHz, tần số của xung nhịp cấp DLL nên được tăng gấp đôi để đạt được sự dịch pha hiệu quả là 45 °
2) Đối với tần số giao diện giữa 50MHz - 99MHz, tần số của xung nhịp cấp DLL nên được nhân với bốn để đạt được sự dịch pha hiệu quả là 22,5 °.
Để tối đa hóa sự dịch pha hiệu quả, một cách giải quyết khác là sử dụng tần số gần nhất trên tần số đầu vào DLL tối thiểu để điều khiển DLL.
Bạn sẽ thấy kết quả như sau:
1) Đối với tần số giao diện giữa 100MHz - 199MHz, bạn sẽ nhận được sự dịch pha gần hơn với 90 ° hoặc trên 45 °.
2) Đối với tần số giao diện giữa 50MHz - 99MHz, bạn sẽ nhận được sự dịch pha gần 45 ° hoặc trên 22,5 °.
Đối với mục đích phân tích định thời, các tham số DQS_PHASE_SHIFT trong IP ALTDQ_DQS2 cần được đặt thành giá trị dịch pha hiệu quả thực tế.
Ví dụ: nếu tham số của IP ALTDQ_DQS2 DQS_PHASE_SETTING = 2 (cài đặt mặc định 90°), tần số bộ nhớ giao diện là 178MHz và DLL đang chạy ở 205MHz, thì 90 độ 205MHz (1,22ns) chuyển thành 78,14 độ của 178MHz.
Sau đó, đặt DQS_PHASE_SHIFT = 7814 và xác minh số trong TimeQuest.
Thêm gán sau vào tệp .qsf:
set_global_assignment -name USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN BẬT
Điều này có thể áp dụng khi nhắm mục tiêu Arria® V hoặc Cyclone® V trong phần mềm Quartus II phiên bản 13.0SP1 DP5 trở lên và khi nhắm mục tiêu Stratix V hoặc Arria V GZ trong Quartus® II phiên bản 13.1 trở lên.
Phân tích thời gian sẽ không chính xác nếu không có gán toàn cục này trong tệp .qsf.