ID bài viết: 000083426 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 16/11/2015

Lỗi:xxx: Giá trị hiện tại "" (2970) cho tham số "tần số đầu ra PLL" (output_clock_frequency) không hợp lệ. Giá trị hợp lệ có thể là: "" (3000.0:12500.0). . (Các) quy tắc): output_clock_frequency.

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy lỗi này khi triển khai tốc độ dữ liệu giao thức SDI là 2970 Mbps khi sử dụng Bộ thu phát Arria® 10 IP CMU PLL trong quartus® Prime phiên bản Tiêu chuẩn phiên bản 15.1.

Độ phân giải Vấn đề này sẽ được khắc phục trong phiên bản tương lai của phần mềm Quartus Prime phiên bản Tiêu chuẩn.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 SX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.