ID bài viết: 000083415 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/05/2013

Arria V GZ và IP cứng Stratix V cho Lõi PCIe KHÔNG chu kỳ thông qua Tốc độ dữ liệu thế hệ thứ 1 trong thử nghiệm CBB

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Khi thực hiện Kiểm tra Mắt TX như một phần của PCI Express Thử nghiệm Bo mạch cơ sở tuân thủ (CBB) Arria V GZ và Stratix IP cứng V cho PCIe không chu kỳ thông qua Gen1, Gen2 và Gen3 tốc độ dữ liệu.

    Độ phân giải

    Sự cố này đã được khắc phục trong phiên bản 13.0 của IP cứng cho PCI Lõi IP Express.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.