ID bài viết: 000083364 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 21/08/2013

AN 625: Hướng dẫn thiết Stratix® V của bạn: Các vấn đề đã biết

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Vấn 145244: Phiên bản 1.0

Hướng dẫn 53 cho nIO_PULLUP không chính xác.  Tùy chọn vô hiệu hóa điện trở kéo bên trong không được hỗ trợ trên các Stratix V.  Chân nIO_PULLUP phải được kết nối với GND.

Vấn 145253: Phiên bản 1.0

Hướng dẫn 32 để cài đặt thời gian khởi động lại nguồn (POR) không chính xác.  Nó quy định trình tự công suất không phải là yêu cầu.  Điều này không chính xác - tham khảo Quản lý điện năng trong Stratix thiết bị V (PDF) để biết thông tin về các yêu cầu trình tự nguồn.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.