ID bài viết: 000083263 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/02/2012

Hạn chế làm mới người dùng Arria giao diện bộ nhớ cứng Cyclone V và V

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề này ảnh hưởng đến DDR2 và DDR3, QDR II và RLDRAM II Sản phẩm.

    Trong giao diện bộ nhớ cứng, khi cấu hình đồng hồ kết cấu chậm hơn nhiều so với đồng hồ điều khiển, bộ điều khiển tạo ra một xung thừa nhận bổ sung khi nó chờ yêu cầu được deasserted. Hành vi này không được thấy trong các bộ điều khiển bộ nhớ một cổng hoạt động trong một tên miền đồng hồ.

    Độ phân giải

    Vấn đề này không có giải pháp khắc phục. Bạn có thể xác định số của các xung thừa nhận bổ sung bằng cách tính tỷ lệ bộ điều khiển đồng hồ đến đồng hồ người dùng và chênh lệch pha. Bạn có thể tắt mặt nạ các xung thừa nhận bổ sung nếu chúng không mong muốn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.