ID bài viết: 000083261 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi thấy các vi phạm thời gian I/O trong các thiết bị HardCopy III không có trong phiên bản FPGA?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Trong phần mềm Quartus® II phiên bản 9.0 SP1 và cũ hơn, giá trị chuỗi độ trễ cho thiết bị HardCopy® III không được phản ánh chính xác trong TimeQuest Timing Analyzer. Do đó, vi phạm thời gian không chính xác có thể được báo cáo trong đường dẫn thời gian I/O.

Để hiển thị giá trị chuỗi độ trễ chính xác trong TimeQuest Timing Analyzer, chạy lệnh quartus_sta tại một dòng lệnh với tùy chọn --force_dat như sau:
quartus_sta < dự án> --force_dat

Nếu bạn đang sử dụng giao diện unser TimeQuest, hãy chạy lệnh sau trong TimeQuest:
create_timing_netlist -force_dat

Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị ASIC HardCopy™ III

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.