Sự cố quan trọng
Mô tả
Trong các Lõi IP 40GbE và 100GbE MAC và PHY với bản phát hành 12.0 trong số phần mềm Quartus II, các cấu hình chỉ RX cho Stratix V thiết kế thiết bị như chỉ PHY, MAC và PHY, hoặc MAC và PHY với bộ điều hợp, có thể hiển thị mức lỗi bit cao trong phần cứng.
Độ phân giải
Vấn đề này đã được khắc phục trong bản phát hành phần mềm Quartus 12.1 của lõi IP.
Đối với bản phát hành 12.0 của lõi IP, giảm tần clk_status số
trong số thiết kế từ 100MHz đến 50MHz. Điều này sẽ dẫn đến không chính xác
thanh ghi màn hình tốc độ xung nhịp (0x001-0x004) và thanh ghi bộ tính giờ khóa (0x011).